오토엘
기업인증 완료
관심기업 추가하고 채용소식 받기
(경력) FPGA 로직 개발자 채용
기업인증 완료
관심기업 추가하고 채용소식 받기
지원자격
- 경력
- 경력 (1년이상)
- 학력
- 대졸이상
- 스킬
- Verilog
- 우대
-
- 기본우대
- 석사학위 수여자
- 외국어
- [영어] TOEIC(Speaking)
- 우대전공
- 전기·전자공학
- 기본우대
- 석사학위 수여자, 박사학위 수여자, 대기업 근무 경험자
- 외국어
- [영어] TOEIC(Speaking)
- 우대전공
- 전기·전자공학, 정보·통신공학
근무조건
- 고용형태
-
- 정규직 수습 3개월
- 급여
- 회사내규에 따름 - 면접 후 결정
- 지역
- 경기도 성남시 수정구
- 시간
-
주5일
(월~금) 08:00~17:00
- 탄력 근무제 운영 중 (코어 근무 시간 10:00 ~ 15:00)
- 탄력근무제
- 직급
- 면접 후 결정
- 직책
- 팀원
