오토엘
기업인증 완료
합격축하금 100만원
관심기업 추가하고 채용소식 받기
FPGA 로직 개발 엔지니어
기업인증 완료
합격축하금 100만원
관심기업 추가하고 채용소식 받기
지원자격
- 경력
- 경력 (3년이상)
- 학력
- 대졸이상
- 스킬
- Verilog, FPGA, Xilinx, RTL, Verilog-HDL
근무조건
- 고용형태
-
- 정규직 수습 3개월
- 급여
- 회사내규에 따름
- 지역
- 경기도 성남시 수정구
- 시간
-
주5일
(월~금) 08:00~17:00
- 탄력 근무제 운영 중 (코어 근무 시간 10:00 ~ 15:00)
- 탄력근무제
- 직급
- 면접 후 결정
- 직책
- 팀원
