담당업무 ㆍ연산기 회로/아키텍처 구조 개발 및 성능 분석 ㆍ2D물질 Logic gate 회로설계 및 3D 적층구조 아키텍쳐 개발
자격요건 ㆍKnowledge 관련 - 아날로그/디지털 회로 설계 분야 역량 보유 . ADC/DAC 및 연산기 (MAC, PE) 등 IP 회로 설계 경험 . Noise 분석 및 Power 분석 경험 . PPA 관점 회로 최적화 경험
- 회로 및 시스템 성능 평가 분야 역량 보유 . FPGA 등을 이용한 IC/시스템 성능 평가 경험 . SPICE, Verilog/VHDL 또는 SystemVerilog를 이용한 Simulation 경험 . 시스템 구동용 SW (Firmware) 개발 기술
- 반도체 소자 관련 지식 보유 . 반도체 물리, 반도체 7대 공정
- Digital Logic 회로 설계 경험 보유 . Logic 회로 설계 및 layout 최적화 . 시스템 아키텍쳐 설계 및 PPA 시뮬레이션
ㆍSkill 관련 - [아날로그 회로 설계] Cadence Virtuoso, Spectre, XCelium, etc. - [디지털 회로 설계] Verilog/VHDL, Synopsys VCS, Verdi, Design Compiler, etc. - [회로/시스템 평가] SystemVerilog, FPGA design (Vivado, Quartus, etc.)
우대사항 ㆍ전공 관련 - 전공 : Electrical Engineering, Computer Science 분야
ㆍKnowledge 관련 - AI 가속기 역량 보유 - In-Memory Computing 분야 역량 보유 - 칩 설계 및 개발 경험 - DFT 등 원자 레벨 시뮬레이션 경험 - Process TCAD 시뮬레이션 경험 - PDK 개발 경험 보유 - Compact model 개발
근무지 ㆍ수원
|