[직무 소개]

- SoC ASIC 설계 (AI 하드웨어 프로세서 설계 및 개발 관련

[필요 기술]

- Linux 환경에서 Verilog RTL 설계

- Simulation Model 및 Testbench 설계

- RTL Simulation 및 Verification

- C 기반 모델의 RTL IP 설계 및 IP 검증 가능자

- Language: Python/Perl, C/C++

[우대 조건]

- ARM based SoC 설계

- ARM(AHB, AXI) SoC Platform 및 주변 IP 설계

- High Speed Interface IP (PCIe, USB, SATA,  DDR/LPDDR 등) 사용한 FPGA 및 ASIC 설계 경험

- 각종 EDA tool 경험자 (VCS/NC sim, Verdi, Design Compiler, PrimeTime, Formality, SpyGlass, 등)

- DC constraints 경험

- CDC 관련 RTL 설계 경험

- ASIC 양산 경험

- FPGA prototyping 관련 경험

- 인공신경망 및 딥러닝 관련 지식