채용직무

ㆍWLP(Wafer Level Package) Chip to wafer bonding 기술 개발 

  - HBM Die stacking新기술 개발(TC-NCF, MR-MUF)

  - 개발 제품 stack 공정 수율/품질 개선 및 양산화

  - C2W Bonding 공정 개발 엔지니어

주요 수행 업무

ㆍ신기술 및 공법 개발을 통한 No.1 기술 경쟁력 확보

ㆍ신제품 구조 및 특성에 대한 최적 양산 조건 Set-Up 및 관리

ㆍ적기 제품 개발 및 사전 품질 Risk 개선/보완 활동

ㆍ생산성/품질 향상 위한 공정 개선 활동

자격 요건 및 우대 조건

ㆍ 반도체 유관 경력 2년 이상 보유자 (석/박사 학위 기간은 별도 경력 기간으로 인정)

ㆍSkill/Experience

  - TC/NCF, Flip-chip bond 기술 Process Engineering 경력 우대

  - Wafer Level PKG 개발 유경험자 (FOWLP, 2.5D SiP, HBM 등)

  - JMP 기반 통계 분석을 통한 수율/품질 Issue 대응 가능자

  - Flip-chip bonder, Thermo-compressive bonding 장비 주요 Parameter/구동부

    이해 및 Set Up 가능자 

  - FMEA 기반 CTQ 발굴 및 개선 활동을 통한 업무 유경험자

  - 공장/공정 자동화 Line Set Up 업무 유경험자

  - Package 기술 관련 등록 특허 및 저널 논문 보유자 우대