1. 채용포지션  

   H/W engineer

2. 주요업무

   - Macro/Micro 아키텍처 설계, RTL코딩, Simulation and Synthesis 등 Module 설계

   - Scripting tool을 사용하여 기존 RTL 블록과 검증 환경을 유지 및 향상

   - Software development team과 협업      

4. 지원자격

   - 학력 : 학사(4년) 이상

   - 경력 : 5년 이상

     ㆍ ASIC/SOC/FPGA 개발 경험

     ㆍ Verilog HDL 및 C/C+를 사용한 설계/검증에 대한 전문 지식  

     ㆍ RTL simulation, debugging, synthesis and lint/CDC을 위한 EDA 툴의 기술 보유  

5. 우대사항

     ㆍ memory sub system 경력

     ㆍ image signal processing 경력

     ㆍ Python/Perl 사용 가능자 

     ㆍ SystemVerilog를 사용한 test bench 가능자

6. 근무지 

   - 서울 / 경기

○ 기타 문의는 아래 연락처를 참조해 주십시오. ○

   HR컨설팅 유한석 이사 

    * T: 02-6207-0429 

    * C: 010-5494-1789

    * E-mail: yhs1023@hrcon.co.kr