BOS semiconductors ㈜보스반도체

차량용 SOC Design/ Design Verification Engineer 를 모십니다.


(주)보스반도체에서는 차량용 자율주행 SOC, Mega MCU, Gateway SOC등 반도체 Total Solution 개발을 함께 하실 분들을 모집합니다. 진취적인 마음, 강한 기술력, 그리고 뛰어난 창의력을 가진 국내외의 유능하고 귀한 인재님들 환영합니다.
*** 세계 최고 SOC 설계/검증 및 S/W 전문가와 함께 일하여 본인의 기술 역량을 높일 수 있는 최고의 기회 ***


BOS반도체 www.bos-semi.com
a Fabless Focusing on Automotive SOCs including Autonomous Driving SOC, Gateway SOC, and HPC (Mega MCU)

- 2022년 5월 설립 스타트업/BOS HQ 판교 위치
- 2022년 8월 현대자동차로 부터 시드라운드 투자유치 완료
- 2022년 12월 BHRC BOS Hochiminh R&D센터 설립 운영
- 2023년 7월 Safe 투자(Series Pre-A round) 유치 완료

- 2024년   4월 Pre-A 투자 마무리 

CEO, CTO & Team Leaders: 삼성전자 임원 출신 & 서울대/카이스트/ 미국명문대 박사, Global 경쟁력 수준의 SOC 개발 및 S/W 전문가 그룹
VISION: Lead Mobility Innovation with System Semiconductors 시스템 반도체로 Mobility의 혁신을 리드합니다.

㈜보스반도체는 차량용 반도체에 필수적인 고성능 저전력 반도체 설계, 중앙처리장치(CPU) 및 그래픽, 고속 신호 인터페이스 등 시스템 반도체를 개발해 글로벌 수준의 팹리스를 목표로 하고 있습니다.


BOS HW team:  


AD/ADAS, 인포테인먼트, 게이트웨이 등에 쓰이는 고성능 computing engine이 탑재된 SoC와 엔진/배터리 관리 시스템, 파워트레인/브레이크 제어 시스템용 ECU처럼 고신뢰성이 필요한 영역에 쓰이는 SoC 등 차량에 탑재되는 모든 종류의 SoC 반도체들을 설계하는 미션을 가지고 있습니다. 차량 기능 안전 및 보안에 특화된 아키텍처에 기반하여 수십억 gate count 규모의 고집적 회로를 설계/검증하는 작업을 진행하고 있습니다. BOS HW팀은 개발된 칩의 양산성/신뢰성까지 책임지고 있으며, 이를 위해 심도 있는 DFT 설계 및 평가보드를 통한 철저한 silicon validation 작업 또한 진행하고 있습니다. 설계/검증 각 분야의 전문가들이 체계적이고 유기적인 공조 개발 체제를 이루어 글로벌 시장을 겨냥한 과제들을 진행하고 있습니다. 

모집분야 및 자격요건

SoC Design & Design Verification

[SoC Design Verification Engineer] 

Main Responsibilities 

IP/Subsystem design and full chip integration 

-      Fullchip SoC design 

o  Fullchip and subblock integration based on IP-XACT metholodgy 

o  Fullchip level front-end job including Lint, CDC, Formality, SDC script 

o  Bus architecture design, System architecture design, System Analysis 

-      IP and Subsystem Design 

o   High speed interface including PCIe, MIPI CSI/DSI, USB, Ethernet 

o   Processor subsystem including CPU, GPU, NPU, DSP, Debugger, Interrupt controller, MMU, Cache, Bus interconnect 

o   System IP design including Clock controller, Power controller, System monitors, OTP controller 

-      DFT Design including MBIST, SCAN, IJTAG, LogicBist

-      Function Safety and security subsystem design

 

Qualifications

Required - Verilog 또는 SystemVerilog를 활용한 RTL 설계 지식 

Preferred - IP 설계 경력, Fullchip 설계 경력, EDA tool 사용 경험, DFT 설계 경력 

         - C, C++, Python, Java 등 programming 경험, Design platform 구축 경험 

         - Automotive chip 설계 경력 


[SoC RTL Design Engineer] 


Main Responsibilities

IP/Subsystem and full chip verification 

l  Full chip SoC verification 

o        Integration verification including coverage estimation 

o        Performance verification, Boot sequence verification 

o        Scenario based functional verification 

o        Functional safety verification 

o        Gate-level simulation, Low power verification, DFT verification 

l  IP and Subsystem Verification 

o        High speed interface verification, Processor subsystem verification, System IP verification   

Qualifications

Required

           - Verilog 또는 SystemVerilog를 이용한 Testbench 생성 및 검증지식 

Preferred

-      UVM 기반 검증 경험, RTL 설계 경험 

-      Full chip 및 IP 검증 경험, Functional safety 및 DFT 검증 경험 

-      C, C++, Python, Java 등 programming 경험, Verification platform 구축 경험 

 

*열정과 실력을 겸비한 young engineer들의 도전을 존중하며 SoC Verification 분야의 전문가가 될 수 있도록 함께 성장하고자 합니다. 

많은 관심과 지원 환영합니다.


급여조건

·          경력과 능력에 따른 업계 최고 대우


Benefits & Welfare

-BOS Healthy Meal Plan: 아침/점심&저녁
-BOS 건강검진 프로그램
-Gym: 건물 내 Gym 시설
-BOS FUN English Class
-BOS Korean Class
-Happy Beer Party
-취향 저격 단짠간식 & Coffee & Tea
-Motion Arm/Motion Desk
-유연근무제
-최적의 개발 환경 제공 (듀얼 모니터/HPC서버)

-BOS Healthy Meal Plan: Breakfast/Lunch&Dinner
-BOS Health Check Program
-Gym: On-site Gym Facilities
-BOS FUN English Class
-BOS Korean Class
-Happy Beer Party
-Personalized Savory Snacks & Coffee & Tea
-Motion Arm/Motion Desk
-Flexible Work Hours
-Optimal Development Environment Provided (Dual Monitors/HPC Server)


BOS in the news:

      https://youtu.be/fkN-Kzy40j4?si=LcGSKGbPUJ50zbdA

      https://www.kedglobal.com/automobiles/newsView/ked202306280001
http://www.issuemaker.kr/news/articleView.html?idxno=35148
https://n.news.naver.com/mnews/article/015/0004740655?sid=101
https://www.koreaherald.com/view.php?ud=20220824000665

 

전형절차

ㆍ서류전형 > 1차면접 > 2차면접 > 임원면접 > 최종합격

ㆍ면접일정은 추후 통보됩니다.


유의사항

ㆍ허위사실이 발견될 경우 채용이 취소될 수 있습니다.