담당업무

ㆍSoC Physical Implementation DFT 업무 수행 (ASIC DFT Engineer)

  - EDA Tool 기반의 ASIC DFT flow 업무 수행 및 Methodology 개선

  - Physical Implementation의 DFT Top Integration 및 Block 업무 수행

  - HPDF(Hier. Physical Design Floorplan) 관련 과제 업무 수행

  - Scan insertion, ATPG, memory BIST / BISR Generation 및 검증

  - PPA 및 Integration 관련 유관 부서 협업 및 업무 환경 개선

ㆍSoC Physical Implementation Front-end 업무 수행 (ASIC FE Engineer)

  - EDA Tool 기반의 ASIC Front-End flow 업무 수행 및 Methodology 개선

  - Physical Implementation의 Frond-end Top Integration 및 Block 업무 수행

  - HPDF(Hier. Physical Design Floorplan) 관련 과제 업무 수행

  - Synthesis, STA(Static Timing Analysis), LDRC, Equivalent check

  - PPA 및 Integration 관련 유관 부서 협업 및 업무 환경 개선

ㆍSoC Physical Implementation Back-end 업무 수행 (ASIC BE Engineer)

  - SoC Physical Implementation의 ASIC Back-end Flow 수행

  - Block 및 Top Floorplan/Low power scheme 적용 P&R/LVS/DRC 수행

  - Back-end design flow 및 공정 별 methodology 개발 및 적용

  - PPA 및 integration 관련 설계 팀 협업 및 physical implementation 반영

ㆍSoC SI/PI 업무 수행 (SI/PI Engineer)

  - SoC on-chip SI/PI 과제 수행

  - On-chip SI/PI Methodology 개발

  - Chip SSO/SSN model 및 Power model 개발

  - On/off chip SI/PI 개선 및 Chip-Package-Board 설계 반영

자격요건

ㆍ전공 : 전자공학/컴퓨터공학/반도체공학 또는 유사 전공

ㆍ학력 : 학사 이상

ㆍ해당경력 : 2년 이상

우대사항

ㆍSynopsys/Siemens/Cadence tool 기반 Front-End 업무 경험자

ㆍSynopsys/Siemens/Cadence tool 기반 DFT 업무 경험자

ㆍASIC RTL2GDS flow의 전반적인 이해도 보유자

ㆍSoC Physical Implementation Back-end 업무 경험자

  - Synopsys/Mentor/Cadence tool 기반 floorplan/P&R/LVS/DRC 수행 가능

  - ASIC RTL2GDS flow의 각 단계 이해

  - P&R/STA/LVS/DRC/IR drop 관련 기술적 이해 및 실 업무 수행 가능

ㆍSoC SI/PI 업무 경험자 (SI/PI Engineer)

  - ANSYS/Cadence/Synopsys/Mentor tool 기반 on/off chip SI/PI 분석 수행

  - SoC & Package Design Flow 이해 및 SI/PI 고려한 설계/분석

  - SI/PI 및 Power noise 관련 기술적 이해 및 설계 적용

  - On chip Power/Signal 분석 및 개선