담당업무

라이다 RTL 설계 및 FPGA 개발

1. 설계 IP Simulation & Verification
2. FPGA 프로토 타입 개발 및 검증
3. 라이다 물리 계층 신호 처리 IP RTL 설계 및 검증 

자격요건

1. 3~15년 경력 (선임, 책임급) / 40대 이하 선호
2. 전기전자, 컴퓨터, 정보통신 계열 전공자
3. Xilinx FPGA 사용 경험
4. Verilog-HDL 기반 RTL 설계