담당업무

ㆍ알고리즘 개발자와 협업

  - AI엔지니어, 코덱엔지니어가 개발한 알고리즘을 반도체 IP블럭으로 구현하기 위해 함께 검토하고 최적화합니다.

ㆍ 반도체 IP블럭 설계

  - C/C++ 또는 Verilog HDL을 이용하여 반도체 IP블럭을 설계합니다.

ㆍ  통합·검증

  - 반도체 IP블럭들을 통합하고 검증합니다.

ㆍ Validation

  - 칩, 보드 수준의 검증 지원을 위해 소프트웨어 엔지니어를 지원합니다.

자격요건

ㆍ  C/C++, Verilog HDL

  - C/C++로 기술된 알고리즘을 주어진 설계사양을 만족하는 Verilog HDL로 옮길 수 있어야 합니다.

      > printf( ) 뿐만 아니라 디버거를 사용한 디버깅도 가능해야 합니다. :)

      > 예를 들어, Motion Estimation(ME) 정도의 복잡도를 가지는 알고리즘을 이해하고 설계로 옮길 수 있는 역량을 기대합니다.

      > 예로 든 알고리즘을 아무리 읽어보아도 이해가 되지 않지만, 설계 좀 한다는 소리를 듣는 분이라면 지원해주세요.

ㆍ자동화를 위한 스크립팅 가능

  - Shell 또는 Python 프로그래밍 가능

ㆍ솔직하고 명확한 의사소통

ㆍ기본적인 EDA 툴은(합성툴, 시뮬레이터, 디버거) 무리없이 사용가능해야 합니다.

ㆍ설계 결과물의 PPA (Power, Performance, Area)를 분석하고 최적화할 수 있는 역량이 있어야 합니다.

ㆍ AMBA, TileLink, Wishbone 중 적어도 하나의 버스 프로토콜에 대한 이해가 요구됩니다.

자격요건 중에 한 두가지 부족하지만, 노력으로 충분히 캐치업할 수 있는 자신이 있다면 망설이지말고 지원해주세요!

우대사항

ㆍHigh-Level Synthesis 경험자

ㆍ동영상코덱 또는 영상처리 관련 프로젝트 경험

ㆍ상용(양산)칩 설계 프로젝트 경험

ㆍ 병역특례